

บทที่ 6

การออกแบบระบบควบคุมกระแสเดย์ด้วยตัวควบคุมฟ์ช์ซีล้อจิก

6.1 กล่าวว่า


ปัจจุบันมีการนำฟ์ช์ซีล้อจิกมาประยุกต์ใช้ในระบบควบคุมอย่างแพร่หลาย เนื่องจากฟ์ช์ซีล้อจิกมีจุดเด่นหลาย ๆ อย่าง เช่น ไม่ต้องอาศัยแบบจำลองทางคณิตศาสตร์ในการออกแบบ สามารถทำงานในระบบที่มีความซับซ้อนคลุ่มเคลื่อนได้อย่างมีประสิทธิผล รองรับระบบที่มีหลายอินพุตและหลายเอาต์พุต นอกจากนี้ยังมีพฤติกรรมการทำงานที่ไม่เป็นเชิงเส้น (non-linear) ซึ่งมีความเหมาะสมใน การนำมาใช้ควบคุมกระแสเดย์ของวงจรรองกำลังแรกที่ฟ์แบบขนาด ดังนั้นในบทนี้จึงนำเสนอ กระบวนการทำงานและการออกแบบระบบควบคุมกระแสเดย์ด้วยตัวควบคุมฟ์ช์ซีล้อจิก เพื่อเป็น การพัฒนาสมรรถนะในการควบคุมกระแสเดย์ของวงจรรองกำลังแรกที่ฟ์แบบขนาดสำหรับระบบ ร่างไฟฟ้ากระแสสลับให้ดียิ่งขึ้น โดยมีเนื้อหาดังต่อไปนี้ ระบบควบคุมกระแสเดย์ด้วยตัวควบคุม ฟ์ช์ซีล้อจิกจะนำเสนอในหัวข้อที่ 6.2 การทดสอบรูปร่างฟังก์ชันสมาชิกของตัวควบคุมฟ์ช์ซีล้อจิก สำหรับระบบควบคุมกระแสเดย์จะนำเสนอในหัวข้อที่ 6.3 การทดสอบจำนวนฟังก์ชันสมาชิกของ ตัวควบคุมฟ์ช์ซีล้อจิกสำหรับระบบควบคุมกระแสเดย์จะนำเสนอในหัวข้อที่ 6.4 การทดสอบการ อนุมานฟ์ช์ซีของตัวควบคุมฟ์ช์ซีล้อจิกสำหรับระบบควบคุมกระแสเดย์จะนำเสนอในหัวข้อที่ 6.5 การออกแบบตัวแปรภาษาและค่าเชิงภาษาจะนำเสนอในหัวข้อที่ 6.6 การออกแบบกฎฟ์ช์ซีจะ นำเสนอในหัวข้อที่ 6.7 การออกแบบตำแหน่งฟังก์ชันสมาชิกของตัวควบคุมฟ์ช์ซีล้อจิกจะนำเสนอใน หัวข้อที่ 6.8 และการจำลองสถานการณ์การจำจัดหาร์มอนิกเพื่อทดสอบสมรรถนะการควบคุมกระแส เดย์ของตัวควบคุมฟ์ช์ซีล้อจิกจะนำเสนอในหัวข้อที่ 6.9

6.2 ระบบควบคุมกระแสเดย์ด้วยตัวควบคุมฟ์ช์ซีล้อจิก

ระบบควบคุมกระแสเดย์ของวงจรรองกำลังแรกที่ฟ์แบบขนาดด้วยตัวควบคุมฟ์ช์ซีล้อจิก สามารถแสดงผลลัพธ์โดยแกรมของระบบควบคุมได้ดังรูปที่ 6.1 จากรูปดังกล่าวอินพุตของตัวควบคุม ฟ์ช์ซีล้อจิกประกอบด้วย ค่าความผิดพลาดระหว่างค่ากระระยะห่างอิงที่ได้จากการคำนวนตรวจจับ หาร์มอนิกด้วยวิธี PQF กับค่ากระระยะห่างฟังก์ชันสมาชิกของตัวควบคุมฟ์ช์ซีล้อจิกจะนำเสนอใน หัวข้อที่ 6.8 และการจำลองสถานการณ์การจำจัดหาร์มอนิกเพื่อทดสอบสมรรถนะการควบคุมกระแส เดย์ของตัวควบคุมฟ์ช์ซีล้อจิกจะนำเสนอในหัวข้อที่ 6.9

ค่าอัตราการเปลี่ยนแปลงค่าความผิดพลาด ($\frac{de_i}{dt}$) (อินพุต error rate) และค่าผลรวมของค่าความ ผิดพลาด ($\int e_i dt$) (อินพุต sum error) โดยค่าอินพุต error rate และค่าอินพุต sum error จะถูก นำมาใช้ในการทดสอบเบรียบเทียบอินพุตของตัวควบคุมฟ์ช์ซีล้อจิกกรณีที่พิจารณาตัวควบคุมฟ์ช์ซี ล้อจิกกรณี 2 อินพุต (สามารถดูรายละเอียดได้จากหัวข้อที่ 6.7) จากนั้นอินพุตดังกล่าวจะถูกส่งผ่าน กระบวนการทางฟ์ช์ซีล้อจิก และได้เอาต์พุตของระบบควบคุมเป็นค่าแรงดันไฟฟ้าอ้างอิง (U^*) โดยค่า


เอาร์พุตดังกล่าวจะถูกนำไปใช้เป็นอินพุตให้กับเทคนิคการสวิตช์แบบพีดับเบลยูเอ็ม (Pulse Width Modulation : PWM) เพื่อสร้างสัญญาณพัลส์ (pulse) สำหรับควบคุมอุปกรณ์ไอจีบีที (IGBT) ของวงจรกรองกำลังแอกทีฟแบบขานวนต่อไป




รูปที่ 6.1 ระบบควบคุมกระแสเดยของวงจรกรองกำลังแอกทีฟแบบขานวนด้วยตัวควบคุมฟซซีโลจิก

6.3 การทดสอบรูปร่างฟังก์ชันสมาชิกของตัวควบคุมฟซซีโลจิกสำหรับใช้ควบคุมกระแสเดย

การออกแบบตัวควบคุมฟซซีโลจิกสำหรับควบคุมกระแสเดยของวงจรกรองกำลังแอกทีฟแบบขานวนสำหรับกำจัด harmonic อนิมิกในระบบรางไฟฟ้ากระแสสลับแบบเฟสร่วมดังแสดงในรูปที่ 6.2 จะเริ่มจากการออกแบบรูปร่างฟังก์ชันสมาชิกของอินพุต และเอาร์พุตเป็นอันดับแรก โดยจะพิจารณาทดสอบรูปร่างฟังก์ชันสมาชิกทั้งหมด 4 รูปร่างประกอบไปด้วย ฟังก์ชันสมาชิกรูปสามเหลี่ยม ฟังก์ชันสมาชิกรูปสี่เหลี่ยมคงที่ ฟังก์ชันสมาชิกรูปสามเหลี่ยมหักครึ่ง และฟังก์ชันสมาชิกรูปเกาส์เซียน โดยกำหนดให้มีลักษณะสมดุลทั้งผังศึกษาและศึกกลบ และกำหนดขอบเขตตามหน้างานของฟังก์ชันสมาชิกของอินพุตเท่ากันทุกรูปร่างในช่วง -2 A ถึง 2 A (ประมาณ 2% ของค่ากระแสไฟฟ้า) ดังแสดงในรูปที่ 6.3 ในการทดสอบเบรียบเทียบรูปร่างฟังก์ชันสมาชิกของอินพุต จะกำหนดให้โครงสร้างส่วนอื่น ๆ ของตัวควบคุมฟซซีโลจิกเหมือนกันทั้งหมด คือ อินพุตและเอาร์พุตของตัวควบคุมฟซซีโลจิกกำหนดให้ 3 ตัวแปรภาษา และ 3 ค่าเชิงภาษา (อธิบายดังตารางที่ 6.4) โดยขอบเขตตามหน้างานของฟังก์ชันสมาชิกของเอาร์พุตกำหนดให้มีค่าเท่ากันในช่วง -1,700 V ถึง 1,700 V (เท่ากับค่าแรงดันบัสไฟฟ้า) กฎฟซซีกำหนดใช้ตามหัวข้อที่ 6.7 (กรณีพิจารณาเฉพาะอินพุต error ที่มี 3 ฟังก์ชันสมาชิก) และใช้การอนุมานแบบค่าสูงสุด-ต่ำสุดของ Mamdani ที่มีการทำดีฟซซีด้วยวิธีการหาจุดศูนย์ต่ำที่สุด COG ทั้งนี้เพื่อพิจารณาเฉพาะผลของรูปร่างฟังก์ชันสมาชิกที่มีต่อสมรรถนะในการควบคุมกระแสเดยโดยผลการทดสอบเบรียบเทียบรูปร่างฟังก์ชันสมาชิกสามารถแสดงได้ดังตารางที่ 6.1



รูปที่ 6.2 ระบบกำจัดขาร์มอนิกในระบบbringไฟฟ้ากระแสสลับแบบเฟสร่วมด้วยวงจรกรองกำลังแบบทีฟแบบบานานที่ควบคุมกระแสชุดเดียวด้วยตัวควบคุมฟซซีลอกิจ



รูปที่ 6.3 พังก์ชันสมาชิกของอินพุต error

ตารางที่ 6.1 ผลการทดสอบเปรียบเทียบกับรูปแบบฟังก์ชันสมาชิก

รูปแบบฟังก์ชันสมาชิก	ค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชย						
	ระบบไฟฟ้ากำลังสองเฟส			ระบบไฟฟ้ากำลังสามเฟส			
	i_{SM}	i_{ST}	เฉลี่ย	i_{SA}	i_{SB}	i_{SC}	เฉลี่ย
ฟังก์ชันสมาชิกรูปสามเหลี่ยม	1.43	1.26	1.35	1.43	1.32	1.29	1.35
ฟังก์ชันสมาชิกรูปสี่เหลี่ยมคางหมู	1.43	1.26	1.35	1.43	1.33	1.29	1.35
ฟังก์ชันสมาชิกรูปเก้าสี่เหลี่ยม	1.55	1.27	1.41	1.55	1.34	1.35	1.41
ฟังก์ชันสมาชิกรูปประฆังคว่ำ	1.56	1.28	1.42	1.56	1.35	1.35	1.42

จากผลการทดสอบเปรียบเทียบกับรูปแบบฟังก์ชันสมาชิกอินพุตในตารางที่ 6.1 พบว่าการใช้รูปแบบฟังก์ชันสมาชิกรูปสามเหลี่ยม และฟังก์ชันสมาชิกรูปสี่เหลี่ยมคางหมูจะให้ค่าเฉลี่ย %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชยทั้งที่ระบบไฟฟ้ากำลังสองเฟส และที่ระบบไฟฟ้ากำลังสามเฟส มีค่าน้อยที่สุด โดยมีค่าเท่ากันเท่ากับ 1.35% จากผลการทดสอบดังกล่าวงานวิจัยวิทยานิพนธ์นี้จึงเลือกใช้ตัวควบคุมฟังก์ชันลูกจิกที่มีฟังก์ชันสมาชิกรูปสามเหลี่ยมเนื่องจากรูปแบบฟังก์ชันสมาชิกดังกล่าวสามารถออกแบบตามหน้างานได้ง่าย นอกจากนี้ยังมีการเขียนโปรแกรมในส่วนการทำฟังก์ชัน (fuzzification) ที่ซับซ้อนน้อยกว่าเมื่อเปรียบเทียบกับรูปแบบฟังก์ชันสมาชิกรูปแบบอื่น ๆ

6.4 การทดสอบจำนวนฟังก์ชันสมาชิกของตัวควบคุมฟังก์ชันลูกจิกสำหรับใช้ควบคุมกระแสเชย

ในหัวข้อนี้จะนำเสนอการทดสอบเปรียบเทียบจำนวนฟังก์ชันสมาชิกรูปสามเหลี่ยมของตัวควบคุมฟังก์ชันลูกจิก โดยจะทดสอบเปรียบเทียบจำนวนฟังก์ชันสมาชิกรูปสามเหลี่ยมทั้งหมด 3 กรณี ได้แก่ กรณีอินพุตและเอาต์พุตมี 3 ฟังก์ชันสมาชิก (ตัวแปรภาษาและค่าเชิงภาษาแสดงได้ดังตารางที่ 6.4) กรณีอินพุตและเอาต์พุตมี 5 ฟังก์ชันสมาชิก (ตัวแปรภาษาและค่าเชิงภาษาแสดงได้ดังตารางที่ 6.5) และกรณีอินพุตและเอาต์พุตมี 7 ฟังก์ชันสมาชิก (ตัวแปรภาษาและค่าเชิงภาษาแสดงได้ดังตารางที่ 6.6) ซึ่งในการทดสอบเปรียบเทียบจะกำหนดใช้กฎฟังก์ชันตามหัวข้อที่ 6.7 (กรณีที่พิจารณาเฉพาะอินพุต error ที่มี 3 5 และ 7 ฟังก์ชันสมาชิก) และใช้การอนุมานแบบค่าสูงสุด-ต่ำสุดของ Mamdani ที่มีการทำได้ฟังก์ชันด้วยวิธี COG เมื่อมีอนันต์กรณี ทั้งนี้เพื่อพิจารณาเฉพาะผลของจำนวนฟังก์ชันสมาชิกที่มีผลต่อสมรรถนะในการควบคุมกระแสเชย โดยสามารถแสดงผลการทดสอบเปรียบเทียบจำนวนฟังก์ชันสมาชิกได้ดังตารางที่ 6.2

ตารางที่ 6.2 ผลการทดสอบเปรียบเทียบจำนวนฟังก์ชันสมาชิกรูปสามเหลี่ยม

จำนวนฟังก์ชันสมาชิก	ค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชย						
	ระบบไฟฟ้ากำลังสองเฟส			ระบบไฟฟ้ากำลังสามเฟส			
	i_{SM}	i_{ST}	เฉลี่ย	i_{SA}	i_{SB}	i_{SC}	เฉลี่ย
3 ฟังก์ชันสมาชิก	1.43	1.26	1.35	1.43	1.32	1.29	1.35
5 ฟังก์ชันสมาชิก	1.43	1.26	1.35	1.43	1.32	1.29	1.35
7 ฟังก์ชันสมาชิก	1.43	1.26	1.35	1.43	1.32	1.29	1.35

จากตารางที่ 6.2 พบว่าทั้ง 3 กรณีจำนวนฟังก์ชันสมาชิกให้ค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายภายหลังการซัดเชยที่ระบบไฟฟ้ากำลังสองเฟส และที่ระบบไฟฟ้ากำลังสามเฟส มีค่าเท่ากัน เท่ากับ 1.35% จากผลการทดสอบดังกล่าวในงานวิจัยวิทยานิพนธ์นี้จึงเลือกใช้ตัวควบคุมฟซซีลوجิกที่มีอินพุต และเอาต์พุตมี 5 ฟังก์ชันสมาชิก เนื่องจากมีความละเอียดในการรับค่าอินพุตที่มากกว่ากรณี 3 ฟังก์ชันสมาชิกเพื่อรองรับในกรณีที่โหลดของระบบบางไฟฟ้าเกิดการเปลี่ยนแปลง นอกจากนี้ยังมีความซับซ้อนในการออกแบบตัวควบคุมฟซซีที่น้อยกว่ากรณี 7 ฟังก์ชันสมาชิก

6.5 การทดสอบวิธีการอนุमานฟซซีของตัวควบคุมฟซซีลوجิกสำหรับระบบควบคุมกระแสซัดเชย

ในหัวข้อนี้จะนำเสนอการทดสอบเปรียบเทียบวิธีการอนุमานฟซซีของตัวควบคุมฟซซีลوجิก โดยจะเปรียบเทียบระหว่างวิธีการอนุमานแบบค่าสูงสุด-ต่ำสุดของ Mamdani ที่มีการทำดีฟซซีด้วยวิธีหาจุดศูนย์ถ่วงหรือวิธี COG กับวิธีการอนุமานแบบ Takagi-Sugeno ที่มีการทำดีฟซซีด้วยวิธีการหาค่าน้ำหนักเฉลี่ยหรือวิธี WA โดยในการทดสอบเปรียบเทียบจะกำหนดให้ฟังก์ชันสมาชิกของอินพุตเป็นรูปสามเหลี่ยมที่มี 5 ฟังก์ชันสมาชิก รวมถึงมีตัวแปรภาษาและค่าเชิงภาษา 5 ค่า เมื่ອอกันทั้ง 2 กรณี (อธิบายดังตารางที่ 6.5) และใช้กฎฟซซีตามหัวข้อที่ 6.7 (กรณีพิจารณาเฉพาะอินพุต error ที่มี 5 ฟังก์ชันสมาชิก) ทั้งนี้เพื่อพิจารณาเฉพาะผลของวิธีการอนุमานฟซซีที่มีต่อสมรรถนะในการควบคุมกระแสซัดเชย

ตารางที่ 6.3 ผลการทดสอบเปรียบเทียบการอนุมานฟ์ชีซี

วิธีการอนุมานฟ์ชีซี	ค่า %THD ของกระแสที่เหลือจ่ายภายหลังการลดเชย						
	ระบบไฟฟ้ากำลังสองเฟส			ระบบไฟฟ้ากำลังสามเฟส			
	i_{SM}	i_{ST}	เฉลี่ย	i_{SA}	i_{SB}	i_{SC}	เฉลี่ย
วิธี Mamdani	1.43	1.26	1.35	1.43	1.32	1.29	1.35
วิธี Takagi-Sugeno	1.43	1.26	1.35	1.43	1.32	1.29	1.35

จากผลการทดสอบการอนุมานฟ์ชีซีดังตารางที่ 6.3 จากตารางดังกล่าวพบว่าทั้ง 2 กรณี วิธีการอนุมานฟ์ชีซีให้ค่า %THD เฉลี่ยของกระแสที่เหลือจ่ายภายหลังการลดเชยที่ระบบไฟฟ้า กำลังสองเฟส และที่ระบบไฟฟ้ากำลังสามเฟส มีค่าเท่ากันเท่ากับ 1.35% จากผลการทดสอบ ดังกล่าวในงานวิจัยวิทยานิพนธ์นี้จึงเลือกวิธีการอนุมานแบบ Takagi-Sugeno เนื่องจากวิธีดังกล่าว มีกระบวนการทางฟ์ชีซีลอกิจที่ซับซ้อนน้อยกว่าแบบ Mamdani นอกจากนี้การทำดีฟ์ชีด้วยวิธี WA ยังมีขั้นตอนการคำนวณที่ซับซ้อนกว่าเมื่อเปรียบเทียบกับวิธี COG ซึ่งง่ายต่อการโปรแกรมระบบควบคุมกระแสเชดเชยด้วยตัวควบคุมฟ์ชีลอกิจ

จากผลการทดสอบเปรียบเทียบในหัวข้อที่ 6.3 6.4 และ 6.5 งานวิจัยวิทยานิพนธ์นี้จึงเลือกใช้ ตัวควบคุมฟ์ชีลอกิจที่มีรูปร่างฟ์ก์ชันสมາชิกรูปสามเหลี่ยมที่มีจำนวน 5 ฟ์ก์ชันสมາชิกที่ใช้ในการ อนุมานฟ์ชีแบบ Takagi-Sugeno ในกระบวนการลดเชยของวงจรกรองกำลังแยกทีฟแบบขนาด สำหรับระบบบางไฟฟ้ากระแสสลับแบบเฟสร่วมต่อไป โดยรายละเอียดการออกแบบตัวแปรภาษาและ ค่าเชิงภาษา การออกแบบกฎฟ์ชี และการออกแบบตำแหน่งฟ์ก์ชันสมາชิกของตัวควบคุมฟ์ชีลอกิจ ดังกล่าวสามารถได้จากหัวข้อที่ 6.6 ถึง 6.8 ตามลำดับ

6.6 การออกแบบตัวแปรภาษาและค่าเชิงภาษา

การออกแบบตัวแปรภาษาและค่าเชิงภาษาของตัวควบคุมฟ์ชีลอกิจสำหรับระบบควบคุมกระแสเชยกรณีที่ใช้จำนวน 3 5 และ 7 ฟ์ก์ชันสมາชิกสามารถแสดงได้ดังตารางที่ 6.4 ถึง 6.6 ตามลำดับ โดยในกรณีที่ใช้จำนวน 3 และ 7 ฟ์ก์ชันสมາชิกจะพิจารณาเฉพาะอินพุต error (e_i) ซึ่งคำนวณได้จากการต่างระหว่างกระแสอ้างอิง (i_C^*) และค่ากระแสเชย (i_C) ดังแสดงในสมการที่ (6.1) ส่วนกรณีที่ใช้จำนวน 5 ฟ์ก์ชันสมາชิกจะพิจารณาใช้อินพุตทั้งหมด 3 แบบ คือ อินพุต error อินพุต error rate และอินพุต sum error และสำหรับเอาต์พุตของตัวควบคุมฟ์ชีลอกิจจะกำหนดให้ เป็นค่าแรงดันอ้างอิง (U^*) (เอาต์พุต voltage) เมื่อันกันทุกกรณีจำนวนฟ์ก์ชันสมາชิก

$$e_i = i_C^* - i_C \quad (6.1)$$

ตารางที่ 6.4 ตัวแปรภาษาและค่าเชิงภาษากรณี 3 พังก์ชันสมาชิก

ค่าของระบบ	ตัวแปรภาษาและความหมาย		ค่าเชิงภาษาและความหมาย	
	ตัวแปรภาษา	ความหมาย	ค่าเชิงภาษา	ความหมาย
อินพุต	error (e_i)	ผลต่างระหว่าง กระแสอ้างอิง และกระแสซัดเชย ($i_C^* - i_C$)	Neg (negative)	$i_C^* < i_C$ (น้อยกว่า)
			Zero	$i_C^* = i_C$ (เท่ากับ)
			Pos (positive)	$i_C^* > i_C$ (มากกว่า)
เอาต์พุต	Voltage (U^*)	แรงดันอ้างอิง	Dec (decrease)	ลดลง
			Cons (constant)	คงที่
			Inc (increase)	เพิ่มขึ้น

หมายเหตุ : กรณี 3 พังก์ชันสมาชิกใช้สำหรับการทดสอบรูป่างพังก์ชันสมาชิกในหัวข้อที่ 6.2 และ การทดสอบจำนวนพังก์ชันสมาชิกในหัวข้อที่ 6.3 เท่านั้น

ตารางที่ 6.5 ตัวแปรภาษาและค่าเชิงภาษากรณี 5 พังก์ชันสมาชิก

ค่าของ ระบบ	ตัวแปรภาษาและความหมาย		ค่าเชิงภาษาและความหมาย	
	ตัวแปรภาษา	ความหมาย	ค่าเชิงภาษา	ความหมาย
อินพุต	error (e_i)	ผลต่างระหว่าง กระแสอ้างอิง และกระแสเดิม ($i_C^* - i_C$)	Very_Neg (very negative)	$i_C^* << i_C$ (น้อยกว่ามาก)
			Neg (negative)	$i_C^* < i_C$ (น้อยกว่า)
			Zero	$i_C^* = i_C$ (เท่ากับ)
			Pos (positive)	$i_C^* > i_C$ (มากกว่า)
			Very_Pos (very positive)	$i_C^* >> i_C$ (มากกว่ามาก)
	error rate ($\frac{de_i}{dt}$)	อัตราการเปลี่ยนแปลงของค่าความผิดพลาด	Neg (negative)	ลบ
			Zero	ศูนย์
			Pos (positive)	บวก
	sum error ($\int e_i dt$)	ผลรวมของค่าความผิดพลาด	Neg (negative)	ลบ
			Zero	ศูนย์
			Pos (positive)	บวก
เอาต์พุต	Voltage (U^*)	แรงดันอ้างอิง	Very_Dec (very decrease)	ลดลงมาก
			Dec (decrease)	ลดลง
			Cons (constant)	คงที่
			Inc (increase)	เพิ่มขึ้น
			Very_Inc (very increase)	เพิ่มขึ้นมาก

หมายเหตุ : กรณีใช้อินพุต error rate และอินพุต sum error ใช้สำหรับการทดสอบเปรียบเทียบอินพุตของตัวควบคุมฟซซีลوجิกในหัวข้อที่ 6.9 เท่านั้น


ตารางที่ 6.6 ตัวแปรภาษาและค่าเชิงภาษากรณี 7 พังก์ชันสมาชิก

ค่าของ ระบบ	ตัวแปรภาษาและความหมาย		ค่าเชิงภาษาและความหมาย	
	ตัวแปรภาษา	ความหมาย	ค่าเชิงภาษา	ความหมาย
อินพุต error (e_i)		ผลต่างระหว่างกระแส อ้างอิงและกระแส ชดเชย ($i_c^* - i_c$)	Super_Neg (super negative)	$i_c^* << i_c$ (น้อยกว่ามาก ๆ)
			Very_Neg (very negative)	$i_c^* \ll i_c$ (น้อยกว่ามาก)
			Neg (negative)	$i_c^* < i_c$ (น้อยกว่า)
			Zero	$i_c^* = i_c$ (เท่ากับ)
			Pos (positive)	$i_c^* > i_c$ (มากกว่า)
			Very_Pos (very positive)	$i_c^* >> i_c$ (มากกว่ามาก)
			Super_Pos (super positive)	$i_c^* >>> i_c$ (มากกว่ามาก ๆ)
เอาต์พุต Voltage (U^*)		แรงดันอ้างอิง	Super_Dec (super decrease)	ลดลงมาก ๆ
			Very_Dec (very decrease)	ลดลงมาก
			Dec (decrease)	ลดลง
			Cons (constant)	คงที่
			Inc (increase)	เพิ่มขึ้น
			Very_Inc (very increase)	เพิ่มขึ้นมาก
			Super_Inc (super increase)	เพิ่มขึ้นมาก ๆ

หมายเหตุ : กรณี 7 พังก์ชันสมาชิกใช้สำหรับการทดสอบจำนวนพังก์ชันสมาชิกในหัวข้อที่ 6.3 เท่านั้น

6.7 การออกแบบกฎพื้นที่

การออกแบบกฎพื้นที่ของระบบควบคุมกระแสเดย์ด้วยตัวควบคุมพื้นที่ลอกิจมีวัตถุประสงค์เพื่อควบคุมกระแสเดย์ (compensating current) ของวงจรกรองกำลังแยกที่ฟ์แบบขานานให้มีลักษณะคล้ายตาม หรือมีการติดตาม (tracking) กระแสอ้างอิง (reference current) ที่ได้จากการคำนวณตรวจจับสารมอนิกด้วยวิธี PQF ดังแสดงในรูปที่ 6.4 โดยการออกแบบกฎพื้นที่จะแบ่งการอัจฉริยะออกเป็น 3 ส่วนตามกรณีอินพุตของตัวควบคุมพื้นที่ลอกิจที่พิจารณาดังนี้



รูปที่ 6.4 ลักษณะกระแสเดย์สำหรับการออกแบบกฎพื้นที่


6.7.1 การออกแบบกฎพื้นที่กรณีพิจารณาใช้เฉพาะอินพุต error

ในหัวข้อนี้จะอธิบายการออกแบบกฎพื้นที่กรณีพิจารณาเฉพาะอินพุต error ที่มีจำนวน 3 5 และ 7 พังก์ชันスマชิกซึ่งใช้สำหรับการทดสอบบูรณาการพังก์ชันスマชิก จำนวนพังก์ชันスマชิก และการอนุมานพื้นที่ในหัวข้อที่ 6.3 ถึง 6.5 ตามลำดับ โดยกฎพื้นที่ของแต่ละกรณีจำนวนพังก์ชันสามารถดักกล่าวสามารถอธิบายได้ดังต่อไปนี้ โดยตัวเลขที่แสดงบนรูปภาพหมายถึงเลขข้อของกฎพื้นที่ที่ใช้ควบคุมกระแสเดย์

1) กรณีพิจารณาเฉพาะอินพุต error ที่มี 3 พังก์ชันスマชิกสามารถแสดงลักษณะการควบคุมกระแสเดย์ของตัวควบคุมพื้นที่ลอกิจกรณีดังกล่าวได้ดังรูปที่ 6.5 และสามารถออกแบบกฎพื้นที่สำหรับควบคุมกระแสเดย์ได้จำนวน 3 ข้อดังนี้

1. IF error = Neg THEN voltage = Dec
2. IF error = Zero THEN voltage = Cons
3. IF error = Pos THEN voltage = Inc

- compensating current




รูปที่ 6.5 ลักษณะการควบคุมกระแสเดยของตัวควบคุมที่ซึ่งลอกิกรณีใช้เฉพาะอินพุต error ที่มี 3 พังก์ชันสามารถ

2) กรณีพิจารณาเฉพาะอินพุต error ที่มี 5 พังก์ชันสามารถแสดงลักษณะการควบคุมกระแสเดยของตัวควบคุมที่ซึ่งลอกิกรณีดังกล่าวได้ดังรูปที่ 6.6 และสามารถออกแบบกฎพื้นฐานสำหรับควบคุมกระแสเดยได้จำนวน 5 ข้อดังนี้

1. IF error = Very_Neg THEN voltage = Very_Dec
2. IF error = Neg THEN voltage = Dec
3. IF error = Zero THEN voltage = Cons
4. IF error = Pos THEN voltage = Inc
5. IF error = Very_Pos THEN voltage = Very_Inc

- compensating current




รูปที่ 6.6 ลักษณะการควบคุมกระแสเดยของตัวควบคุมฟัซซีโลจิกกรณีใช้เฉพาะอินพุต error ที่มี 5 พังก์ชันสมาชิก

3) กรณีพิจารณาเฉพาะอินพุต error ที่มี 7 พังก์ชันสมาชิกสามารถแสดงลักษณะการควบคุมกระแสเดยของตัวควบคุมฟัซซีโลจิกกรณีดังกล่าวได้ดังรูปที่ 6.7 และสามารถออกแบบกฎฟัซซีสำหรับควบคุมกระแสเดยได้จำนวน 7 ข้อดังนี้

1. IF error = Super_Neg THEN voltage = Super_Dec
2. IF error = Very_Neg THEN voltage = Very_Dec
3. IF error = Neg THEN voltage = Dec
4. IF error = Zero THEN voltage = Cons
5. IF error = Pos THEN voltage = Inc
6. IF error = Very_Pos THEN voltage = Very_Inc
7. IF error = Super_Pos THEN voltage = Super_Inc

- compensating current




รูปที่ 6.7 ลักษณะการควบคุมกระแสชดเชยของตัวควบคุมฟซซีเมื่อลอจิกกรณีใช้เฉพาะอินพุต error ที่มี 7 พังก์ชัน samaชิก

จากการออกแบบกฎฟซซีกรณีพิจารณาเฉพาะอินพุต error ที่มีจำนวน 3 5 และ 7 พังก์ชัน samaชิกที่กล่าวมาในข้างต้นจะเห็นว่าทั้ง 3 กรณีพังก์ชัน samaชิกจะมีกฎฟซซีที่มีลักษณะการควบคุมกระแสชดเชยแบบเดียวกัน คือ ในกรณีค่าอินพุต error มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg”, “Very_Neg” หรือ “Super_Neg”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าลดลงตามระดับ (มีค่าเชิงภาษาเป็น “Dec”, “Very_Dec” หรือ “Super_Dec”) เพื่อให้กระแสชดเชยมีค่าลดลง ในกรณีค่าอินพุต error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าคงที่ (มีค่าเชิงภาษาเป็น “Cons”) เพื่อให้กระแสชดเชยมีค่าคงที่ และในกรณีค่าอินพุต error มีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos”, “Very_Pos” หรือ “Super_Pos”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าเพิ่มขึ้นตามระดับ (มีค่าเชิงภาษาเป็น “Inc”, “Very_Inc” หรือ “Super_Inc”) เพื่อให้กระแสชดเชยมีค่าเพิ่มขึ้น ซึ่งการควบคุมกระแสชดเชยในลักษณะดังกล่าว จะควบคุมให้กระแสชดเชยมีค่าสูงเข้าสู่ขอบเขตของ Zero error ส่งผลให้กระแสชดเชยมีลักษณะคล้อยตามกับกระแสอ้างอิงตามวัตถุประสงค์ของการออกแบบกฎฟซซี


6.7.2 การออกแบบกฎพื้นที่กรณีพิจารณาใช้เฉพาะอินพุต error และ error rate

ในหัวข้อนี้จะอธิบายการออกแบบกฎพื้นที่ในกรณีที่พิจารณาใช้อินพุต error (5 พังก์ชันสมาชิก) ร่วมกับอินพุต error rate (3 พังก์ชันสมาชิก) (กรณีใช้อินพุต error และ error rate) ซึ่งมีการออกแบบกฎพื้นที่สำหรับการควบคุมกระแสงด้วยเช่นเดียวกันกับกรณีพิจารณาเฉพาะอินพุต error ที่มีจำนวน 5 พังก์ชันสมาชิก แต่จะมีการพิจารณาเพิ่มค่าอินพุต error rate ร่วมด้วยในกรณีค่าอินพุต error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) เพื่อควบคุมบังคับให้กระแสงด้วยที่อยู่ในขอบเขตของ Zero error ให้เก้าตามกับกระแสงอ้างอิงในลักษณะการข้ามศูนย์ (zero-crossing) โดยค่าของอินพุต error rate คือ อัตราการเปลี่ยนแปลงของกระแสงด้วยจากค่ากระแสงด้วยจุดก่อนหน้า 1 ช่วงเวลาซักตัวอย่าง ($i_c(k-1)$) มา�ังค่ากระแสงด้วยจุดปัจจุบัน ($i_c(k)$) ตามการคำนวณดังสมการที่ (6.2) ซึ่งบ่งบอกถึงทิศทางของกระแสงด้วย โดยสามารถแสดงลักษณะของกระแสงด้วยในกรณีที่อินพุต error rate มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg”) มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) และมีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos”) ได้ดังรูปที่ 6.8


$$er = \frac{di_c}{dt} \approx \frac{i_c(k) - i_c(k-1)}{t(k) - t(k-1)} \quad (6.2)$$



(ก) อินพุต error rate มีค่าเป็นลบ



(ข) อินพุต error rate มีค่าเป็นศูนย์




(ค) อินพุต error rate มีค่าเป็นบวก

รูปที่ 6.8 ลักษณะอินพุต error rate

สำหรับกรณีที่พิจารณาใช้อินพุต error และ error rate สามารถแสดงลักษณะการควบคุมกระแสเดยของตัวควบคุมฟ์ซซีโลจิกกรณีดังกล่าวได้ดังรูปที่ 6.9 และสามารถออกแบบกฎฟ์ซซีสำหรับควบคุมกระแสเดยได้ 7 ข้อดังนี้ โดยตัวเลขที่แสดงบนรูปภาพหมายถึงเลขข้อของกฎฟ์ซซีที่ใช้ควบคุมกระแสเดย

1. IF error = Very_Neg THEN voltage = Very_Dec
2. IF error = Neg THEN voltage = Dec
3. IF error = Zero AND error rate = Neg THEN voltage = Inc
4. IF error = Zero AND error rate = Zero THEN voltage = Cons
5. IF error = Zero AND error rate = Pos THEN voltage = Dec
6. IF error = Pos AND THEN voltage = Inc
7. IF error = Very_Pos AND THEN voltage = Very_Inc

• compensating current




รูปที่ 6.9 ลักษณะการควบคุมกระแสเดยของตัวควบคุมฟ์ซซีโลจิกกรณีใช้อินพุต error ร่วมกับ อินพุต error rate

จากการออกแบบกฎพื้นที่พิจารณาใช้อินพุต error และ error rate จะทำการออกแบบกฎพื้นที่มีลักษณะการควบคุมกระแสเดียวกันกับกรณีพิจารณาเฉพาะอินพุต error ที่มีจำนวน 5 ฟังก์ชันสมาชิก คือ ในกรณีค่าอินพุต error มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg” หรือ “Very_Neg”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าลดลงตามระดับ (มีค่าเชิงภาษาเป็น “Dec” หรือ “Very_Dec”) เพื่อให้กระแสเดียวกับมีค่าลดลง และในกรณีค่าอินพุต error มีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos” หรือ “Very_Pos”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าเพิ่มขึ้นตามระดับ (มีค่าเชิงภาษาเป็น “Inc” หรือ “Very_Inc”) เพื่อให้กระแสเดียวกับมีค่าเพิ่มขึ้น ซึ่งการควบคุมกระแสเดียวกันในลักษณะดังกล่าวจะควบคุมให้กระแสเดียวกับมีค่าอินพุต error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) จะมีการกำหนดค่าเอาต์พุต voltage ขึ้นอยู่กับค่าอินพุต error rate คือ ในกรณีค่าอินพุต error rate มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าเพิ่มขึ้น (มีค่าเชิงภาษาเป็น “Inc”) เพื่อให้กระแสเดียวกับมีค่าเพิ่มขึ้น ข้ามค่ากระแสอ้างอิง ในกรณีค่าอินพุต error rate มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าคงที่ (มีค่าเชิงภาษาเป็น “Cons”) เพื่อให้กระแสเดียวกับมีค่าคงที่ และในกรณีค่าอินพุต error rate มีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos”) จะมีการกำหนดค่าเอาต์พุต voltage ให้มีค่าลดลง (มีค่าเชิงภาษาเป็น “Dec”) เพื่อให้กระแสเดียวกับมีค่าลดลงข้ามค่ากระแสอ้างอิง ซึ่งการควบคุมกระแสเดียวกันในลักษณะดังกล่าวจะควบคุมให้กระแสเดียวกับมีค่าอินพุต error ให้เก暗暗ตามกับกระแสอ้างอิงในลักษณะการข้ามศูนย์


6.7.3 การออกแบบกฎพื้นที่พิจารณาใช้เฉพาะอินพุต error และ sum error

ในหัวข้อนี้จะอธิบายการออกแบบกฎพื้นที่ในกรณีที่พิจารณาใช้อินพุต error (5 ฟังก์ชันสมาชิก) ร่วมกับอินพุต sum error (3 ฟังก์ชันสมาชิก) (กรณีใช้อินพุต error และ sum error) ซึ่งมีการออกแบบกฎพื้นที่สำหรับการควบคุมกระแสเดียวกันกับกรณีใช้อินพุต error และ error rate แต่จะมีการพิจารณาค่าอินพุต sum error ร่วมด้วยในกรณีค่าอินพุต error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) แทนการใช้อินพุต error rate เพื่อควบคุมกระแสเดียวกันกับอินพุต sum error คือ ผลรวมค่าอินพุต error ซึ่งบวกกันถึงผลรวมพื้นที่ต่ำราฟระหว่างกระแสเดียวกันและกระแสเดียวกันในกรณีที่อินพุต sum error มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg”) มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) และมีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos”) ได้ดังรูปที่ 6.10


$$se = \int (e) dt \quad (6.3)$$



(ก) อินพุต sum error มีค่าเป็นบวก



(ข) อินพุต sum error มีค่าเป็นศูนย์




(ค) อินพุต sum error มีค่าเป็นบวก

รูปที่ 6.10 ลักษณะอินพุต sum error

สำหรับกรณีที่พิจารณาใช้อินพุต error และ sum error สามารถแสดงลักษณะการควบคุมกระแสเดยของตัวควบคุมฟ์ซซีโลจิกกรณีดังกล่าวได้ดังรูปที่ 6.11 และสามารถออกแบบกฎฟ์ซซีสำหรับควบคุมกระแสเดยได้ 7 ข้อดังนี้ โดยตัวเลขที่แสดงบนรูปภาพหมายถึงเลขข้อของกฎฟ์ซซีที่ใช้ควบคุมกระแสเดย

1. IF error = Very_Neg THEN voltage = Very_Dec
2. IF error = Neg THEN voltage = Dec
3. IF error = Zero AND sum error = Neg THEN voltage = Dec
4. IF error = Zero AND sum error = Zero THEN voltage = Cons
5. IF error = Zero AND sum error = Pos THEN voltage = Inc
6. IF error = Pos AND THEN voltage = Inc
7. IF error = Very_Pos AND THEN voltage = Very_Inc

• compensating current




รูปที่ 6.11 ลักษณะการควบคุมกระแสเดยของตัวควบคุมฟ์ซซีโลจิกกรณีใช้อินพุต error ร่วมกับ อินพุต sum error


จากการออกแบบกฎฟ์ชซีกรณีที่พิจารณาใช้อินพุต error และ sum error จะทำการออกแบบกฎฟ์ชซีที่มีลักษณะการควบคุมกระแสเดียวกันกับกรณีพิจารณาเฉพาะอินพุต error ที่มีจำนวน 5 พังก์ชันสมาชิก คือ ในกรณีค่าอินพุต error มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg” หรือ “Very_Neg”) จะมีการทำหนดค่าเอาร์พุต voltage ให้มีค่าลดลงตามระดับ (มีค่าเชิงภาษาเป็น “Dec” หรือ “Very_Dec”) เพื่อให้กระแสเดียวยังคงมีค่าลดลง และในกรณีค่าอินพุต error มีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos” หรือ “Very_Pos”) จะมีการทำหนดค่าเอาร์พุต voltage ให้มีค่าเพิ่มขึ้นตามระดับ (มีค่าเชิงภาษาเป็น “Inc” หรือ “Very_Inc”) เพื่อให้กระแสเดียวยังคงมีค่าเพิ่มขึ้น ซึ่งการควบคุมกระแสเดียวกันจะควบคุมให้กระแสเดียวยังคงมีค่าลู่เข้าสู่ขอบเขตของ Zero error สำหรับในกรณีค่าอินพุต error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) จะมีการทำหนดค่าเอาร์พุต voltage ขึ้นอยู่กับค่าอินพุต sum error คือ ในกรณีค่าอินพุต sum error มีค่าเป็นลบ (มีค่าเชิงภาษาเป็น “Neg”) จะมีการทำหนดค่าเอาร์พุต voltage ให้มีค่าลดลง (มีค่าเชิงภาษาเป็น “Dec”) เพื่อให้กระแสเดียวยังคงมีค่าลดลงข้ามกระแสอ้างอิง ในกรณีค่าอินพุต sum error มีค่าเป็นศูนย์ (มีค่าเชิงภาษาเป็น “Zero”) จะมีการทำหนดค่าเอาร์พุต voltage ให้มีค่าคงที่ (มีค่าเชิงภาษาเป็น “Cons”) เพื่อให้กระแสเดียวยังคงมีค่าคงที่ และในกรณีค่าอินพุต sum error มีค่าเป็นบวก (มีค่าเชิงภาษาเป็น “Pos”) จะมีการทำหนดค่าเอาร์พุต voltage ให้มีค่าเพิ่มขึ้น (มีค่าเชิงภาษาเป็น “Inc”) เพื่อให้กระแสเดียวยังคงมีค่าเพิ่มขึ้นข้ามกระแสอ้างอิง ซึ่งการควบคุมกระแสเดียวกันจะควบคุมให้กระแสเดียวยังคงมีค่าลู่เข้าสู่ขอบเขตของ Zero error ให้เกาะตามกับกระแสอ้างอิงในลักษณะการข้ามศูนย์ เช่นกัน

6.8 การออกแบบตำแหน่งพังก์ชันสมาชิกของตัวควบคุมฟ์ชซีโลจิก


ในหัวข้อนี้จะนำเสนอการออกแบบตำแหน่งพังก์ชันสมาชิกของอินพุต error (e_1 ถึง e_5) อินพุต error rate (er_1 ถึง er_3) อินพุต sum error (se_1 ถึง se_3) และเอาร์พุต voltage (V_1 ถึง V_5) ของระบบควบคุมกระแสเดียด้วยตัวควบคุมฟ์ชซีโลจิก โดยการออกแบบจะกำหนดให้พังก์ชันสมาชิกอินพุตและเอาร์พุตที่มีความสมดุลทั้งซีกขวาและซีกขวาซึ่งสามารถแสดงตำแหน่งพังก์ชันสมาชิกของอินพุตและเอาร์พุตดังกล่าวได้ดังรูป 6.12 ถึง 6.15 ตามลำดับ




รูปที่ 6.12 ตำแหน่ง e_1 ถึง e_5 ของฟังก์ชันสมาชิกของอินพุต error



รูปที่ 6.13 ตำแหน่ง er_1 ถึง er_3 ของฟังก์ชันสมาชิกของอินพุต error rate



รูปที่ 6.14 ตำแหน่ง se_1 ถึง se_3 ของฟังก์ชันสมาชิกของอินพุต sum error



รูปที่ 6.15 ตำแหน่ง V_1 ถึง V_5 ของฟังก์ชันสมาชิกของเอาต์พุต voltage

สำหรับการออกแบบฟังก์ชันสมาชิกของอินพุตจะเริ่มพิจารณาการออกแบบตำแหน่งฟังก์ชันสมาชิกของอินพุต error ก่อน โดยอาศัยสมการค่าแรงดันต่อกคร่อมตัวเหนี่ยวนำ (v_L) ของวงจรกรองกำลังแอกทีฟแบบบานานดังสมการที่ (6.4) จากสมการดังกล่าวจะสามารถแสดงการหาค่าอัตราการเปลี่ยนแปลงของกระแสที่เหลือผ่านตัวเหนี่ยวนำของวงจรกรองกำลังแอกทีฟแบบบานานได้ดังสมการที่ (6.5)

$$v_L = L_f \frac{di_{APF}}{dt} \quad (6.4)$$

$$\frac{di_{APF}}{dt} = \frac{v_L}{L_f} = \frac{v_{APF} - v_s}{L_f} \quad (6.5)$$

โดยที่ $\frac{di_{APF}}{dt}$ คือ อัตราการเปลี่ยนแปลงกระแสของวงจรกรองกำลังแอกทีฟแบบบานาน

v_{APF} คือ แรงดันเอาต์พุตของวงจรกรองกำลังแอกทีฟแบบบานาน

v_s คือ แรงดันที่เหลือจ่ายของระบบไฟฟ้ากำลังสองเฟสผิ่งแรงต่ำของหม้อแปลง เชิงเส้นหนึ่งเฟส (T_M, T_r)

จากสมการที่ (6.5) เมื่อทำการประมาณการคำนวณด้วยวิธีไฟนิตดิฟเฟอเรนซ์ (finite difference) แบบถอยหลัง (backward) จะสามารถแสดงได้ดังสมการที่ (6.6) โดยที่ $k = 1, 2, 3, \dots$

$$\frac{di_{APF}}{dt} \approx \frac{\Delta i_{APF}}{\Delta t} = \frac{i_{APF}(k) - i_{APF}(k-1)}{\Delta t} = \frac{v_{APF}(k) - v_s(k)}{L_f} \quad (6.6)$$

จากสมการที่ (6.6) สามารถจัดสมการให้อยู่ในรูปของ $i_{APF}(k) - i_{APF}(k-1)$ ได้ดังสมการที่ (6.7) เมื่อ Δt คือ ช่วงเวลาในการซักตัวอย่างในการคำนวณ (sampling time)

$$i_{APF}(k) - i_{APF}(k-1) = \left(\frac{v_{APF} - v_s}{L_f} \right) \times \Delta t \quad (6.7)$$

เนื่องจากที่ระบบไฟฟ้ากำลังสองเฟสมีการใช้หม้อแปลงเชิงเส้นหนึ่งเฟส (T_M, T_T) ในการลดทอนระดับแรงดันดังแสดงในรูปที่ 6.1 ดังนั้นจึงจำเป็นจะต้องพิจารณาผลจากการใช้หม้อแปลงดังกล่าวในการออกแบบตำแหน่งฟิงก์ชันスマชิกด้วย โดยสามารถแสดงสมการการหาค่ากระแสไฟฟ้าด้านฝั่งแรงสูงของหม้อแปลงดังกล่าวจากสมการอัตราส่วนของหม้อแปลงไฟฟ้าได้ดังสมการที่ (6.8)

$$i_H = \frac{v_L}{v_H} \times i_L \quad (6.8)$$

โดยที่ i_H คือ กระแสไฟฟ้าฝั่งแรงสูงของหม้อแปลง

i_L คือ กระแสไฟฟ้าฝั่งแรงต่ำของหม้อแปลง

v_H คือ แรงดันไฟฟ้าฝั่งแรงสูงของหม้อแปลง

v_L คือ แรงดันไฟฟ้าฝั่งแรงต่ำของหม้อแปลง

จากสมการที่ (6.8) เมื่อกำหนดให้กระแสฝั่งแรงสูง คือ กระแสเดียว (i_C) และกระแสฝั่งแรงต่ำ คือ กระแสเอาต์พุตของวงจรกรองกำลังแยกที่ฟ์แบบบานาน (i_{APF}) จะสามารถเขียนสมการใหม่ได้ดังสมการที่ (6.9)

$$i_C(k) = \frac{v_L}{v_H} \times i_{APF}(k) \quad (6.9)$$

จากสมการที่ (6.9) เมื่อพิจารณาค่าในอดีตจะพิจารณาเป็นตำแหน่งที่ $k-1$ จะสามารถเขียนสมการได้ดังสมการที่ (6.10)

$$i_C(k-1) = \frac{v_L}{v_H} \times i_{APF}(k-1) \quad (6.10)$$

จากนั้นเมื่อนำสมการที่ (6.9) ลบด้วยสมการที่ (6.10) จะแสดงได้ดังสมการที่ (6.11)

$$i_C(k) - i_C(k-1) = \left(\frac{v_L}{v_H} \right) \times (i_{APF}(k) - i_{APF}(k-1)) \quad (6.11)$$

จากนั้นเมื่อแทนค่า $i_{APF}(k) - i_{APF}(k-1)$ ในสมการที่ (6.7) ลงในสมการที่ (6.11) จะสามารถแสดงได้ดังสมการที่ (6.12)

$$i_C(k) - i_C(k-1) = \left(\frac{v_L}{v_H} \right) \times \left(\frac{v_{APF} - v_s}{L_f} \right) \times \Delta t \quad (6.12)$$

จากสมการที่ (6.12) เมื่อพิจารณา $i_C(k) - i_C(k-1)$ เป็นค่าประมาณของขอบเขตสูงสุดของค่าความผิดพลาด (e_{\max}) ของฟังก์ชันสมาชิกอินพุต error โดยกำหนดให้ v_s มีค่าเท่ากับ 0 V และ v_{APF} มีค่าเท่ากับ mV_{DC} โดยที่ m คือ ค่ามอตดูเลชันอินเดกซ์ (modulation index) จะสามารถแสดงได้ดังสมการที่ (6.13)

$$e_{\max} = \left(\frac{v_L}{v_H} \right) \times \left(\frac{mV_{DC}}{L_f} \right) \times \Delta t \quad (6.13)$$

จากสมการที่ (6.13) เมื่อกำหนดให้ V_{DC} มีค่าเท่ากับ 1,700 V v_L มีค่าเท่ากับ 1,000 V v_H มีค่าเท่ากับ 26,000 V L_f มีค่าเท่ากับ 0.15 mH m มีค่าเท่ากับ 1 และ Δt มีค่าเท่ากับ


0.00001 s จะสามารถคำนวณค่า e_{\max} ได้เท่ากับ 4.36 A โดยสามารถแสดงรายละเอียดการคำนวณได้ดังนี้

$$e_{\max} = \left(\frac{v_L}{v_H} \right) \times \left(\frac{mv_{DC} - v_s}{L_f} \right) \times \Delta t = \left(\frac{1,000}{26,000} \right) \times \left(\frac{1 \times 1,700}{0.15 \times 10^{-3}} \right) \times 10^{-5} = 4.36 \text{ A}$$

การออกแบบค่าตำแหน่งฟังก์ชันสมาชิก e_1 ถึง e_5 ของอินพุต error ดังรูปที่ 6.16 จะทำการออกแบบฟังก์ชันสมาชิกในรูปร่างสมดุลโดยใช้สมการออกแบบดังตารางที่ 6.7 จากตารางดังกล่าว เมื่อกำหนดให้ตำแหน่ง e_1 และ e_5 มีค่าเท่ากับ -2 และ 2 ตามลำดับ (กำหนดให้มีค่าไม่เกินค่า e_{\max}) จะสามารถคำนวณค่าที่ตำแหน่ง e_2 e_3 และ e_4 มีค่าเท่ากับ -1 0 และ 1 ตามลำดับ และสามารถแสดงค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error ที่ออกแบบได้ดังรูปที่ 6.16

ตารางที่ 6.7 การออกแบบค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error

ตำแหน่ง	e_1	e_2	e_3	e_4	e_5
สมการออกแบบ	$\geq -e_{\max}$	$\frac{e_1}{2}$	0	$\frac{e_5}{2}$	$\leq e_{\max}$
ผลการออกแบบ	-2	-1	0	1	2




รูปที่ 6.16 ค่าและตำแหน่งของฟังก์ชันสมาชิกของอินพุต error

การออกแบบค่าตำแหน่งฟังก์ชันสมาชิก er_1 ถึง er_3 ของอินพุต error rate ดังรูปที่ 6.17 จะกำหนดให้ออกแบบฟังก์ชันสมาชิกในรูปร่างสมดุลโดยใช้สมการในการอกรแบบดังตารางที่ 6.8 เนื่องจากอินพุตดังกล่าวใช้การพิจารณาค่าเป็นค่า “Pos” (ค่าวบก) ค่า “Zero” (ศูนย์) และค่า “Neg” (ค่าลบ) ซึ่งเป็นการพิจารณาในลักษณะเดียวกับฟังก์ชันสมาชิก “Zero” ของอินพุต error ดังนั้นจึงกำหนดตำแหน่งฟังก์ชันสมาชิก er_1 er_2 และ er_3 ให้มีค่าเท่ากับตำแหน่ง e_2 e_3 และ e_4 ซึ่งมีค่าเท่ากับ -1 0 และ 1 ตามลำดับ โดยสามารถแสดงค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error rate ที่ออกแบบได้ดังรูปที่ 6.17

ตารางที่ 6.8 การอกรแบบค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต error rate

ตำแหน่ง	er_1	er_2	er_3
สมการอกรแบบ	e_3	e_4	e_5
ผลการอกรแบบ	-1	0	1




รูปที่ 6.17 ค่าแต่ละตำแหน่งของฟังก์ชันสมาชิกของอินพุต error rate

การอกรแบบค่าตำแหน่งฟังก์ชันสมาชิก se_1 ถึง se_3 ของอินพุต sum error ดังรูปที่ 6.18 จะกำหนดออกแบบฟังก์ชันสมาชิกในรูปร่างสมดุลโดยใช้สมการในการอกรแบบดังตารางที่ 6.9 เนื่องจากอินพุตดังกล่าวใช้การพิจารณาค่าเป็นค่า “Pos” (ค่าวบก) ค่า “Zero” (ศูนย์) และค่า “Neg” (ค่าลบ) เช่นเดียวกับอินพุต error rate จึงกำหนดให้ค่าที่ตำแหน่ง se_1 se_2 และ se_3 มีค่าเท่ากับตำแหน่ง e_2 e_3 และ e_4 ซึ่งมีค่าเท่ากับ -1 0 และ 1 ตามลำดับ เช่นเดียวกับอินพุต error rate โดยสามารถแสดงค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต sum error ที่ออกแบบได้ดังรูปที่ 6.18

ตารางที่ 6.9 การออกแบบค่าตำแหน่งฟังก์ชันสมาชิกของอินพุต sum error

ตำแหน่ง	se_1	se_2	se_3
สมการออกแบบ	e_3	e_4	e_5
ผลการออกแบบ	-1	0	1




รูปที่ 6.18 ค่าแต่ละตำแหน่งของฟังก์ชันสมาชิกของอินพุต sum error

การออกแบบค่าตำแหน่งฟังก์ชันสมาชิก V_1 ถึง V_5 ของเอาต์พุต voltage ดังรูปที่ 6.19 จะออกแบบฟังก์ชันสมาชิกในรูปปร่างสมดุลโดยใช้สมการในการออกแบบดังตารางที่ 6.10 จากตารางดังกล่าวเมื่อกำหนดให้ค่ามอดูลัลจินเดกซ์ หรือค่า m มีค่าเท่ากับ 1 ตำแหน่ง V_1 และ V_5 จะมีค่าเท่ากับ -1,700 และ 1,700 ตามลำดับ และจะสามารถคำนวณค่าที่ตำแหน่ง V_2 , V_3 และ V_4 ได้เท่ากับ -850 0 และ 850 ตามลำดับ โดยสามารถแสดงค่าตำแหน่งฟังก์ชันสมาชิกของเอาต์พุต voltage ที่ออกแบบได้ดังรูปที่ 6.19

ตารางที่ 6.10 การออกแบบค่าตำแหน่งฟังก์ชันสมาชิกของเอาต์พุต voltage

ตำแหน่ง	V_1	V_2	V_3	V_4	V_5
สมการออกแบบ	$-mV_{DC}$	$\frac{-V_1}{2}$	0	$\frac{V_5}{2}$	mV_{DC}
ผลการออกแบบ	-1700	-850	0	850	1700




รูปที่ 6.19 ค่าแต่ละตำแหน่งของฟังก์ชันสมาชิกของເອຕົ້ມ voltage


6.9 การจำลองสถานการณ์การกำจัดຍໍາຮ່ວມນິກເພື່ອທດສອບສມຽນຮັນກາຮຽບຄຸມ ກະແສ່ດ໌ເຊຍຂອງຕ້ວກວບຄຸມຟ້ຳຈີລອຈິກ

ໃນຫວ້ານີ້ຈະນຳເສນອກາຮົດສອບຕ້ວກວບຄຸມຟ້ຳຈີລອຈິກສໍາຮັບໃຊ້ກວບຄຸມກະແສ່ດ໌ເຊຍທີ່ໄດ້ທຳກາຣອກແບບໄວ້ 3 ກຣົນີ ຕາມກາຣົາອິນພຸຕ ດື່ມ ກຣົນີພິຈາຮານາເພາະອິນພຸຕ error ກຣົນີໃຊ້ອິນພຸຕ error ແລະ error rate ແລະ ກຣົນີໃຊ້ອິນພຸຕ error ແລະ sum error ຈຶ່ງສາມາດແສດງບັນລຸກໄດ້ໂລກແກຣມຂອງຮະບບຄຸມກະແສ່ດ໌ເຊຍດັ່ງກ່າວໄດ້ດັ່ງຮູບທີ່ 6.20 ຄື 6.22 ຕາມລຳດັບ


ຈາກກາຣົາອິນພຸຕ ກຣົນີພິຈາຮານາເພາະອິນພຸຕ error ກຣົນີໃຊ້ອິນພຸຕ error ຮ່ວມດັ່ງແສດງໃນຮູບທີ່ 6.2 ຈະສາມາດແສດງຜລກາເປີຍບໍ່ເຖິງຮູບສັບສົນຂອງກະແສ່ດ໌ເຊຍ (i_C) ທີ່ມີກາຣົດຕາມ (tracking) ກຣົນີເສົ້າງອີງ (i_C^*) ຂອງກຣົນີພິຈາຮານາເພາະອິນພຸຕ error ກຣົນີໃຊ້ອິນພຸຕ error ຮ່ວມກັບ error rate ແລະ ກຣົນີໃຊ້ອິນພຸຕ error ຮ່ວມກັບ sum error ໄດ້ດັ່ງຮູບທີ່ 6.23 ຄື 6.25 ຕາມລຳດັບ (ແສດງຜລເພາະຂອງເຟ M) ສໍາຮັບຜລສຽບກາຮົດເປີຍບໍ່ເຖິງຄ່າ %THD ຂອງກຣົນີແທລ່ງຈ່າຍກາຍໜັກກາຮົດເຊຍຂອງທີ່ 3 ກຣົນີເດີດັ່ງຕາງໆທີ່ 6.11




รูปที่ 6.20 บล็อกไดอะแกรมของระบบควบคุมกระแสเดซดเชยด้วยตัวควบคุมฟuzzi ซึ่งอุปกรณ์พิจารณาเฉพาะอินพุต error




รูปที่ 6.21 บล็อกไดอะแกรมของระบบควบคุมกระแสเดซดเชยด้วยตัวควบคุมฟuzzi ซึ่งอุปกรณ์ใช้อินพุต error และ error rate




รูปที่ 6.22 บล็อกไดอะแกรมของระบบควบคุมกระแสเดซดเชยด้วยตัวควบคุมฟuzzi ซึ่งอุปกรณ์ใช้อินพุต error และ sum error



รูปที่ 6.23 ผลการเปรียบเทียบ i_{CM} และ i_{CM}^* กรณีใช้เฉพาะอินพุต error



รูปที่ 6.24 ผลการเปรียบเทียบ i_{CM} และ i_{CM}^* กรณีใช้อินพุต error และ error rate




รูปที่ 6.25 ผลการเปรียบเทียบ i_{CM} และ i_{CM}^* กรณีใช้อินพุต error และ sum error

ตารางที่ 6.11 ผลสรุปเปรียบเทียบค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชยแต่ละกรณี อินพุตของระบบควบคุมกระแสซัดโดยด้วยตัวควบคุมฟิลเตอร์จิ格


อินพุตของตัวควบคุมฟิลเตอร์จิ格	ค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชย						
	ระบบไฟฟ้ากำลังสองเฟส			ระบบไฟฟ้ากำลังสามเฟส			
	i_{SM}	i_{ST}	เฉลี่ย	i_{SA}	i_{SB}	i_{SC}	เฉลี่ย
อินพุต error	1.47	1.50	1.49	1.47	1.50	1.49	1.49
อินพุต error และ error rate	1.62	1.53	1.58	1.62	1.55	1.55	1.57
อินพุต error และ sum error	1.39	1.41	1.40	1.39	1.40	1.41	1.40

จากผลการเปรียบเทียบ i_C และ i_C^* ของเฟส M และ T ดังรูปที่ 6.23 ถึง 6.25 พบว่า i_C ของวงจรของกำลังแอกทิฟแบบขานานที่ใช้ตัวควบคุมฟิลเตอร์จิ格ทั้งกรณีพิจารณาเฉพาะอินพุต error กรณีใช้อินพุต error และ error rate และกรณีใช้อินพุต error และ sum error จะมีลักษณะรูปสัญญาณการติดตาม i_C^* ที่ใกล้เคียงกัน แต่กรณีใช้อินพุต error และ sum error จะมีลักษณะการเกาะตามที่ดีที่สุด นอกจากนี้เมื่อพิจารณาค่า %THD ของกระแสที่แหล่งจ่ายภายหลังการซัดเชย จากตารางที่ 6.11 พบว่าค่า %THD เฉลี่ยของกระแสที่แหล่งจ่ายภายหลังการซัดเชยทั้งที่ระบบไฟฟ้ากำลังสองเฟสและที่ระบบไฟฟ้ากำลังสามเฟสของทั้ง 3 กรณีอินพุตจะมีค่าใกล้เคียงกัน โดยในกรณีใช้อินพุต error และ sum error จะมีค่าต่ำที่สุดซึ่งมีค่าเท่ากันเท่ากับ 1.40% ดังนั้นงานวิจัยวิทยานิพนธ์


นี้จึงเลือกใช้ตัวควบคุมฟ์ช์ชีล้อจิกกรณีใช้อินพุต error และ sum error ในการควบคุมกระแสชดเชยของวงจรรองกำลังแยกที่ไฟแบบขานในระบบแรงไฟฟ้าต่อไป โดยผลการจำลองสถานการณ์การกำจัดຍาร์มอนิกในระบบแรงไฟฟ้ากระแสสลับแบบเฟสร่วมที่ใช้ตัวควบคุมฟ์ช์ชีล้อจิกกรณีใช้อินพุต error และ sum error ที่ระบบไฟฟ้ากำลังสองเฟสของเฟส M และ T และที่ระบบไฟฟ้ากำลังสามเฟส (เฟส A B และ C) สามารถแสดงได้ดังรูปที่ 6.26 ถึง 6.28 ตามลำดับ



รูปที่ 6.26 ผลการจำลองสถานการณ์กำจัดຍาร์มอนิกที่ระบบไฟฟ้ากำลังสองเฟสของเฟส M ที่ใช้ตัวควบคุมฟ์ช์ชีล้อจิกกรณีใช้อินพุต error และ sum error




รูปที่ 6.27 ผลการจำลองสถานการณ์กำจัด荷าร์มอนิกที่ระบบไฟฟ้ากำลังสองเฟสของเฟส T ที่ใช้ตัวควบคุมฟซชีลอจิกกรณีใช้อินพุต error และ sum error



รูปที่ 6.28 ผลการจำลองสถานการณ์กำจัด荷าร์มอนิกที่ระบบไฟฟ้ากำลังสามเฟสที่ใช้ตัวควบคุมฟซชีลอจิกกรณีใช้อินพุต error และ sum error

จากผลจำลองสถานการณ์การกำจัด harmonic อนิกในระบบแรงไฟฟ้าของเฟส M และ T ด้วยตัวควบคุมพัซซีลอลจิกกรณีใช้อินพุต error และ sum error ตั้งรูปที่ 6.26 และ 6.27 พบว่าในช่วงเวลา 0 ถึง 0.06 วินาที หรือช่วงก่อนการลดเชย (before compensation) กระแสที่เหลือจ่ายทั้งสองเฟส (i_{SM}, i_{ST}) มีลักษณะสัญญาณผิดเพี้ยนไม่เป็นรูปไซน์เหมือนกับกระแสโหลด (i_{LM}, i_{LT}) และวัดค่า %THD ของกระแสที่เหลือจ่ายดังกล่าวได้เท่ากับ 22.16% เท่ากันทั้งสองเฟส ต่อมาในช่วงเวลาที่ 0.06 วินาทีเป็นต้นไป หรือช่วงภายหลังการลดเชย (after compensation) วงจรกรองกำลังแยกที่ไฟแบบขนาดร่วมกับตัวควบคุมพัซซีลอลจิกจะทำการฉีดกระแสลดเชย (i_C^*) ที่มีลักษณะคล้ายตามกระแสอ้างอิง (i_C^*) ที่ได้จากการคำนวณตรวจสอบอนิกด้วยวิธี PQF ส่งผลให้กระแส i_{SM} และ i_{ST} มีลักษณะรูปสัญญาณกลับมาเป็นรูปไซน์มากขึ้น และสามารถวัดค่า %THD ของกระแสที่เหลือจ่ายภายหลังการลดเชยของเฟส M และ T ได้เท่ากับ 1.39% และ 1.41% ตามลำดับเฟส สำหรับผลจำลองสถานการณ์การกำจัด harmonic อนิกในระบบแรงไฟฟ้าที่ระบบไฟฟ้ากำลังสามเฟสตั้งรูปที่ 6.28 พบว่าในช่วงก่อนการลดเชยกระแสที่เหลือจ่ายของระบบไฟฟ้ากำลังสามเฟส (i_{SA}, i_{SB}, i_{SC}) จะมีลักษณะกระแสที่ผิดเพี้ยนไม่เป็นรูปไซน์เข่นกัน โดยวัดค่า %THD ได้เท่ากับ 22.14% เท่ากันทุกเฟส ต่อมาในช่วงภายหลังการลดเชยเมื่อมีการกำจัด harmonic อนิกที่ระบบไฟฟ้ากำลังสองเฟสส่งผลให้ i_{SA} i_{SB} และ i_{SC} มีลักษณะรูปสัญญาณกลับมาเป็นไซน์มากขึ้นเข่นกัน โดยวัดค่า %THD ของกระแสที่เหลือจ่ายภายหลังการลดเชยได้เท่ากับ 1.39% 1.40% และ 1.41% ตามลำดับเฟส

สำหรับผลการจำลองสถานการณ์การควบคุมแรงดันบัสไฟตรอง (V_{DC}) สามารถแสดงได้ดังรูปที่ 6.29 จากรูปดังกล่าวพบว่าระบบควบคุมแรงดันบัสไฟตรองด้วยตัวควบคุมพีโอมีสมรรถนะในการควบคุมแรงดันบัสไฟตรองที่ดี สามารถคงค่าแรงดันบัสไฟตรองไว้ได้เท่ากับ 1,700 V ตามที่ได้ออกแบบไว้ และมีการกระแสเพื่อมของแรงดันบัสไฟตรองเท่ากับ 8.5 V โดยค่าการกระแสเพื่อมของแรงดันดังกล่าวมีค่าไม่เกิน 2% ของค่า V_{DC} ($\Delta V_{DC} = 34 V$) ซึ่งเป็นค่าที่งานวิจัยวิทยานิพนธ์นี้ยอมรับได้



รูปที่ 6.29 ผลการจำลองสถานการณ์การควบคุมแรงดันบัสไฟตรงด้วยตัวควบคุมพีโอลอจิกกรณีใช้ระบบควบคุมกระแสชดเชยตัวควบคุมฟิลเตอร์จีกกรณีใช้อินพุต error และ sum error

6.10 สรุป

ในบทนี้ได้นำเสนอการออกแบบตัวควบคุมฟิลเตอร์จีกสำหรับใช้ควบคุมกระแสชดเชยของวงจรรองกำลังแอกทีฟแบบขานาน โดยจะนำเสนองานของการออกแบบในส่วนของรูปร่างฟังก์ชันสมาชิกจำนวนฟังก์ชันสมาชิก การอนุมานฟิลเตอร์ การออกแบบตัวแปรภาษาและค่าเชิงภาษา การออกแบบกฎฟิลเตอร์ และการออกแบบตำแหน่งฟังก์ชันสมาชิกของตัวควบคุมฟิลเตอร์จีก นอกจากนี้ได้มีการทดสอบเปรียบเทียบสมรรถนะในการควบคุมกระแสชดเชยที่อยู่ในรูปของประสิทธิผลในการกำจัด harmonic อนิจในระบบแรงไฟฟ้าที่พิจารณา โดยแบ่งออกเป็น 3 กรณีตามอินพุตของตัวควบคุมฟิลเตอร์จีก คือ กรณีที่พิจารณาเฉพาะอินพุต error กรณีใช้อินพุต error และ error rate และกรณีใช้อินพุต error และ sum error ผลการจำลองสถานการณ์การกำจัด harmonic อนิจพบว่าตัวกรณีที่พิจารณาอินพุต error และ sum error จะให้ผลค่า %THD ของกระแสที่เหลือจ่ายภายหลังการชดเชยทั้งที่ระบบไฟฟ้ากำลังสองเฟสและที่ระบบไฟฟ้ากำลังสามเฟสที่น้อยที่สุด และยังมีลักษณะรูปสัญญาณของกระแสชดเชยที่มีการติดตามกระแสอ้างอิงที่ดีที่สุด ดังนั้นงานวิจัยวิทยานิพนธ์นี้จึงเลือกใช้ตัวควบคุมฟิลเตอร์จีกกรณีใช้อินพุต error และ sum error ต่อไป อย่างไรก็ตามค่า %THD เฉลี่ยของกระแสที่เหลือจ่ายภายหลังการชดเชยที่ระบบไฟฟ้ากำลังสองเฟสและที่ระบบไฟฟ้ากำลังสามเฟสของตัวควบคุมฟิลเตอร์จีกทั้ง 3 กรณีอินพุตที่พิจารณาอยู่ภายใต้กรอบมาตรฐาน IEEE Std. 519-2022